当我为32位Nios™嵌入式处理器系统定义片外用户定义外设时,为什么地址总线比为片上外设定义的相同总线大两位?-Altera-Intel社区-FPGA CPLD-ChipDebug

当我为32位Nios™嵌入式处理器系统定义片外用户定义外设时,为什么地址总线比为片上外设定义的相同总线大两位?

如果连接到共享外部地址总线,您将获得两个额外的位,原因最好通过示例演示。

示例:定义具有10个地址线的片外外设。假设地址总线是共享的,系统模块端口将具有12地址线端口。外设本身将始终具有已定义的地址引脚数。在这种情况下,该数字是10。

如果外围器件位于Nios系统模块内部,则会对其地址引脚进行适当的连接。由于适当考虑了外围器件的对齐和数据宽度,因此您无需自己进行这些连接。

如果外围器件位于Nios系统模块之外,则Nios系统模块将为外围器件生成新的地址端口。在大多数非共享情况下,您将获得所需的确切地址引脚数,它们将是所需的确切地址位。在这种情况下,您可以简单地将Nios系统模块生成的端口的所有位连接到外设的地址输入总线。

当共享地址总线时,情况并非如此。 (有关共享总线的更多信息,请参阅Avalon总线规范在Nios安装目录(/ Altera公司/神剑/ sopc_builder_ < 版本号 </文档 )或在Altera®的网站。如果您的地址总线是共享的,它可以起到不止一个外设(Nios参考设计中用于闪存和SRAM外设的地址总线也是如此。)但是,如果你的一个外设是16位宽,那么这可能会导致问题,其余的是32位这里,所有共享地址总线都包含CPU的A0A1信号,无论是否有任何连接的外设需要它们。不需要外设的外设(例如,字对齐的外设)可以自由忽略它们。

请登录后发表评论

    没有回复内容