为什么Receiver Bitslip不适用于Stratix V GX器件的低延迟PHY IP?Altera_wiki6年前发布100该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDHSIOIntel/AlteraSoCs
没有回复内容