为什么Receiver Bitslip不适用于Stratix V GX器件的低延迟PHY IP?-Altera-Intel社区-FPGA CPLD-ChipDebug