当ECP5设备进入用户模式状态时PLL锁定信号状态是什么?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

当ECP5设备进入用户模式状态时PLL锁定信号状态是什么?

在ECCP5进入用户模式之后,PLL锁信号PLL不被立即声明为高电平,因为在断言锁定信号之前,它必须看到有效时钟输入的特定持续时间。

只有在设备进入用户模式后,PLL才活跃地看到有效的时钟输入。在设备进入用户模式之前,PLL锁定信号未被断言。

用户可以从设备数据表中引用TLOK(PLL锁定时间)值。

请登录后发表评论

    没有回复内容