为什么我的VHDL输出文件（.vho）的门级（时序）仿真在ModelSim®-Altera中需要很长时间？

您可能会在ModelSim-Altera中看到VHO文件过多仿真时间的一个原因是，您的时序延迟是否写入VHO文件而不是单独的SDF输出文件（ .sdo ）。具有定时延迟的VHO文件使用特定于设计的组件和信号分配构建。

在MAX + ^PLUS®II软件，则应该选择SDF输出文件版本2.1（VITAL）（接口菜单- > VHDL网表写入器设置）编译器。选择此选项时，VHO文件仅使用重要基元构建，SDO文件包含所有定时信息。在的^{ModelSim®-Altera}这些重要的原语是预编译更快simualation。