有没有办法迫使在^Quartus®II软件来实现的查找表（LUT）链或的^Stratix™的器件注册链？

LUT链是连续组合逻辑元件（LE）功能之间的一种互连。与其他互连一样，您无法强制软件使用此路由资源。当使用时序驱动编译（TDC）时，软件会通过适配器关键路径自动选择此路由。

您可以使用WYSIWYG LE指导注册链使用。 Stratix WYSIWYG LE上有regcascin和regcascout端口，您可以根据需要以链式方式连接在一起，最多可以连接一个逻辑阵列块（LAB）或10个LE。否则，逻辑综合应该自动利用这一点。