可以在FLEX 10K器件中反转全局时钟吗?-Altera-Intel社区-FPGA CPLD-ChipDebug

可以在FLEX 10K器件中反转全局时钟吗?

在FLEX 10K器件中,两个时钟被视为“全局”:

专用时钟针脚
——————–
当驱动逻辑单元(LE)寄存器时,专用时钟引脚可以在a上反相
LAB-by-LAB基础。例如,LAB A1中的LE可以使用反转时钟而LE中
LAB A2使用非反相时钟。如果是时钟的真实和补充版本
在LAB中使用,两个进入LAB的时钟线都被消耗掉。开车的时候
I / O元件(IOE)寄存器,专用时钟可以为所有IOE反转
器件。所有IOE必须使用相同的时钟感。例如,如果有任何IOE使用
倒置时钟,那么所有IOE必须使用倒置时钟,没有一个可以使用
非倒置时钟。但是,LE仍然可以使用时钟的真实或补码
在LAB-by-LAB的基础上。

输入信号可以在引脚处反相。如果是,它会反转以驱动所有
IOEs。要使用时钟的真实和补充来驱动IOE,请将其驱动为全局
时钟针脚。一个全局时钟引脚将提供真实,另一个将提供
补充。

使用ClockLock或ClockBoost电路时,专用时钟可能不是
倒。

专用输入
—————-
与专用时钟引脚一样,专用输入引脚可以在LAB-by-LAB上反转
驱动LE寄存器时钟或清除信号时的基础。例如,LAB A1中的LE
可以使用反转时钟,而LAB A2中的LE使用非反相时钟。如果
在LAB中使用时钟的真实和补码,两个时钟线都进入LAB
被消耗了。驱动IOE寄存器时,专用输入引脚驱动IOE时钟
通过具有可编程反转的外围总线。因此,专用输入
在驱动IOE的时钟之前可以反转。如果真实和补充一个
专用输入驱动IOE时钟,然后是外围控制总线上的两个磁道
消耗,每个时钟感一个。

您还可以将此描述用作用作外设清除的专用输入,
时钟使能,输出使能。

请登录后发表评论

    没有回复内容