为什么当led_link信号变高时，Arria 10 1G / 2.5G / 5G / 10G多速率以太网PHY IP内核的led_char_err和led_disp_err信号在一个时钟周期内保持高电平？-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面