为什么格子-钻石3.5在产生EPC3 FPGA的PCS(物理编码子层)IP时给出以下错误信息?错误信息:-“如果TX ReFLK源和RX参考时钟源都是外部的,那么RX参考时钟速率必须与TX参考时钟速率相同”。-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug