RapidIO MegaCore功能用户指南ModelTim的Testbench说明需要修改-Altera-Intel社区-FPGA CPLD-ChipDebug

RapidIO MegaCore功能用户指南ModelTim的Testbench说明需要修改

RapidIO MegaCore功能用户指南包含运行演示测试平台并在Mentor Graphics ModelSim仿真器中进行仿真的说明。要在ModelSim仿真器中正确仿真此测试平台,必须使用命令ld-debug确保仿真器不会编译相关信息。但是,这些指令错误地指定您应该使用命令ld

如果在不修改ld命令的情况下实现用户指南中的说明,ModelSim仿真可能会失败并显示错误消息“优化失败。加载设计错误”。

解决/修复方法

要解决此问题,请在用户指南提供的说明中使用ld-debug命令替换ld命令,以在ModelSim仿真器中仿真测试平台。

RapidIO IP Core用户指南的 17.0版中已修复此问题。

请登录后发表评论

    没有回复内容