如何使用明晰设计器生成PCIe核时修改耦合和终止?-Lattice-莱迪斯论坛-FPGA CPLD-ChipDebug