论坛标签 LatticeECP5-ChipDebug

标签

LatticeECP5

帖子数

29

阅读量

1076

等级-LV2-ChipDebug

2年前更新59次阅读

我们需要在LATTICE ECP5 FPGA上使用tmwc（比如在ECP3 = 100 – 500个额外的时钟周期）？如果是的话，有什么价值？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新96次阅读

为什么当sensAI v1.1以ReLU作为最后一层编译网络时会发生错误？

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新59次阅读

如何在DDR接口中分配虚拟VCCIO引脚，无论它是连接到PCB上的VCC还是GND？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新93次阅读

当其他外部元件连接到LATTICE FPGA 的MCLK线路时，如何去除MCLK波形中的小于一个周期的信号？

FPGA常见问题

评分

等级-LV2-ChipDebug

2年前更新61次阅读

可以在LATTICE FPGA PCS IP中修改CTC吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

FPGA常见问题

评分

等级-LV2-ChipDebug

5年前发布37次阅读

用lattice的ecp5G，不知道怎么使用loopback进行调试？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

5年前发布9次阅读

为什么“错误：core0无法触发”错误出现在JTAG链上的多个器件的Reveal中？

这是一个已知问题，Reveal有时会因JTAG链上的多个器件而失败。开发人员已经在Diamond 3.11中解决了这个问题，但至少在几个月内还没有解决。解决方法是使用独立的Reveal 3.5使用JTAG服务器而不是当前的有线服务器。

评分

等级-LV2-ChipDebug

5年前发布20次阅读

上电期间和POR之前的ECP5 IO状态是什么？

以下是上电期间和POR之前的ECP5 IO状态：

评分

等级-LV2-ChipDebug

6年前发布12次阅读

为什么在综合设计时，文件显示在层次结构中但不使用系统资源？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布20次阅读

是否有任何输出提供比其他输出更低的抖动？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布32次阅读

是否建议同时使用IP内核：DDR3 MC和DDR3 PHY与DDR3配合使用？使用两个MT16JTF1G64HZ-1G1（16 GB）模块需要多少个IP内核DDR3 MC？

每个DDR3 IP支持一个SODIMM模块（单列或双列）。对于2个SODIMM模块，将使用2个DDR3 IP。

评分

等级-LV2-ChipDebug

6年前发布135次阅读

哪里可以获得ECP5和DDR3之间的接线图？

没有可用的接线图。有关指南，请参阅TN1265。

评分

等级-LV2-ChipDebug

6年前发布46次阅读

版本LFE5U和LFE5UM是否与DDR3兼容？

根据IPUG_80第40页提供的表A-1说明.1提到性能和利用率数据的目标是LFE5U / LFE5UM-85F-8MG756器件，并且在第4页的功能部分提到它是受支持的。适用于所有ECP5器件。

评分

等级-LV2-ChipDebug

6年前发布43次阅读

是否可以连接ECP5和MT16JTF1G64HZ-1G1的两个模块？

LFE5U-85F-7BG756器件只有14个DQS组，对于两个64位控制器是不够的。用户可以检查具有64位双列的1个DIMM是否适合应用。如果没有，可以选择一个64位DDR3 IP和一个数据宽度较小的位DDR3 IP .DQS的最大数量不应该溢出。确保有足够的DQS引脚来处理两个DDR存储器。...

评分

等级-LV2-ChipDebug

6年前发布24次阅读

在反馈模式设置中，INT_OP是抖动的最佳设置吗？

是的，GPL内部反馈在反馈布线方面更安静。

评分

等级-LV2-ChipDebug

6年前发布66次阅读

PLL本身是否有任何因素会影响PLL的输出抖动？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布16次阅读

ECP5如何在内部访问其自身设计中的任何唯一编号？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布20次阅读

有可能使用Windows Server管理格子菱形工具的活动HDL浮动许可证吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布18次阅读

哪些格子菱形V3.9支持Linux版本？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布14次阅读

在LigTeCeP5设备数据表-DS1044中，+1Ma的IDKYHS是什么意思？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布27次阅读

如何找到Lattice FPGA器件的JTAG ID？

Lattice FPGA器件的JTAGID可以在* .xdf文件中找到，该文件位于位置（基于安装路径） -
C：\ LSCC \钻石\ 3.9_x64 \ DATA \ vmdata \数据库\ xpga
用户可以打开相应的设备文件夹，并在* .xdf文件中搜索关联设备包的JTAGID。
例如 -

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布25次阅读

如何使用明晰设计器生成PCIe核时修改耦合和终止？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布18次阅读

ECP5U的订购许可证是否支持Active-HDL高级功能？

Active-HDL莱迪思版具有Lattice Web许可证的大小限制。限制如下：
Active-HDL线路限制：30K行水印代码和5K行非水印代码。
实例限制：水印代码中的2000个实例和非水印代码中的500个实例。
水印代码是莱迪思仿真库的一部分，它不是用户代码。因此，水印代码的限...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布15次阅读

网格是否提供了第三方供应商的数据表，其设备已被应用于点阵开发或评估板上？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布33次阅读

是相同的封装的ECP5U和ECP5UM设备引脚兼容，例如ECP5U-CABGA38和ECP5- CABGA38 1是引脚兼容的？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布27次阅读

对于ECP5设备，JTAG引脚是如何供电的？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布21次阅读

当Endian打开具有不同端口宽度的存储器时，字节顺序会发生什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布6次阅读

如何将IPExcel块导入到透明设计器中，同时将LaTeCeCP3设计移植到ECP5设备上？

有关信息，请参阅从现有设计部分导入现有的模块和IP。清晰度设计器用户指南.

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布24次阅读

为什么IPexpress禁用ECP5？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分