如果您使用MAX + PLUS®II或的Quartus™软件和BitBlaster™或ByteBlaster的™电缆通过JTAG引脚配置APEX 20K或10K FLEX器件可能会收到此错误。要成功配置,请尝试以下选项之一:
- 如果使用配置器件配置JTAG配置,请确保在JTAG配置开始之前完成器件配置。
- 确保
nCONFIG
为高电平,或者连接到V CC,或者通过逻辑驱动为高电平。如果nCONFIG
为低电平,则APEX 20K或FLEX 10K器件将接受JTAG数据,但不会进入用户模式,因为nCONFIG
上的低值将重置APEX 20K或FLEX 10K器件。 - 确保使用1K电阻将
nSTATUS
和CONF_DONE
拉高。 - 查看APEX 20K或FLEX 10K器件的
TCK
引脚上的噪声。如果存在噪音,您可能需要终止或拒绝该线路。 - 确保
MSEL0
和MSEL1
处于已知值;如果仅使用JTAG配置,请将这些引脚的值设置为0。 - 确保配置期间
nCE
为低电平。
如果在“ 全局项目器件选项”对话框(“分配”菜单)中编译之前打开了“ 用户提供的启动时钟”选项,则会收到此错误消息。但是,一旦将额外的初始化时钟周期应用于CLKUSR
引脚,器件将进入用户模式并正常工作。为避免使用其他时钟,请关闭此选项并重新编译。
没有回复内容