为什么Qsys互连在burstcount信号上有总线宽度不匹配?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么Qsys互连在burstcount信号上有总线宽度不匹配?

由于Quartus®II13.1中的问题,当Avalon-MM组件使用beginbursttransfer_n信号时,Qsys可能会错误地生成burstcount信号的位宽。 VHDL设计将为此不匹配生成错误。

解决/修复方法

要解决此问题,请将beginbursttransfer_n信号的极性更改为beginbursttransfer或从Avalon-MM组件中删除beginbursttransfer_n信号。

Altera建议您不要将此信号用于新设计。

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容