当我向SignalTap II逻辑分析仪添加信号时,为什么Quartus®II软件会冻结?-Altera-Intel社区-FPGA CPLD-ChipDebug

当我向SignalTap II逻辑分析仪添加信号时,为什么Quartus®II软件会冻结?

解决/修复方法

要解决此问题,请打开quartus2.qreg并删除包含文本“Node_finder”的所有行。 quartus2.qreg文件可以在以下位置找到:

  • Windows 7:C:\ users \ <用户名>
  • Windows XP:C:\ Documents and Settings \ <用户名>
  • Linux:〜/ .altera.quartus

从Quartus II软件版本12.1开始修复此问题。

请登录后发表评论

    没有回复内容