在针对具有定制PHY IP内核的Arria V器件的后拟合仿真模型中,rx_signaldetect的值始终很高-Altera-Intel社区-FPGA CPLD-ChipDebug

在针对具有定制PHY IP内核的Arria V器件的后拟合仿真模型中,rx_signaldetect的值始终很高

如果您使用的Mentor Graphics ModelSim的®,Altera的为靶向的阿里亚V器件和一个自定义的PHY IP核进行适配后仿真sd_onav_xcvr_native.sv文件值设置为值16 (默认值是16),无论rx_serial_data信号是0,1,x还是z, rx_signaldetect值始终为高。

解决/修复方法

使用以下设置更新Quartus II设置文件( .qsf ):

  1. pdb_sd参数设置为false
  2. 添加QSF分配set_instance_assignment -name XCVR_RX_SD_ENABLE ON -to *以打开安全数字(SD)单元。
  3. 要将sd_on值设置为1 ,请将QSF赋值set_instance_assignment -name XCVR_RX_SD_ON 1 -to *
请登录后发表评论

    没有回复内容