与2.2版及更早版本相比,当我使用Quartus®II软件版本2.2SP1编译dcfifo宏功能时,为什么会看到逻辑元件使用量大幅增加?-Altera-Intel社区-FPGA CPLD-ChipDebug

与2.2版及更早版本相比,当我使用Quartus®II软件版本2.2SP1编译dcfifo宏功能时,为什么会看到逻辑元件使用量大幅增加?

有作为DCFIFO宏功能性能的原因所做的更改的结果增加了逻辑元件的使用在Quartus®II软件2.2版SP1。

Quartus®II软件2.2版SP1中,DCFIFO饲料3级的流水线寄存器的输出,提高FIFO的性能。

在Quartus II软件2.2 SP2及更高版本中增强了对dcfifo宏功能中区域与速度优化的支持(默认设置将是区域优化)。

请登录后发表评论

    没有回复内容