如何估算Stratix IV器件Early Power Estimator(EPE)9.1版中串行RapidIO的功耗?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何估算Stratix IV器件Early Power Estimator(EPE)9.1版中串行RapidIO的功耗?

Stratix®IV器件EPE 9.1版不允许您为Serial RapidIO(SRIO)协议选择高于3125Mbps的数据速率。 Stratix IV器件系列支持高达5000Mbps的SRIO。

作为解决方法,您可以使用更新版本的EPE。如果必须使用9.1版,则可以将协议更改为“基本”,选择3.0V的VCCA电压,然后输入5000Mbps作为数据速率。

您可以在Quartus®II软件中创建设计,然后从Project菜单中选择“Generate PowerPlay Early Power Estimator File”。将此文件导入EPE,然后对SRIO模块进行建议的更改。通过在Quartus II软件中创建设计,所有SRIO功能模块都将计入器件资源中,以进行功耗估算。

请登录后发表评论

    没有回复内容