当数据高速缓存行大小设置为4个字节时,为什么我的Nios II处理器仿真失败?-Altera-Intel社区-FPGA CPLD-ChipDebug

当数据高速缓存行大小设置为4个字节时,为什么我的Nios II处理器仿真失败?

当数据高速缓冲存储器行大小被设置为4个字节,可能会遇到失败仿真采用Nios®II处理器。您可能会遇到的失败是:

  • 当Nios II处理器执行字符打印功能时,无法在仿真终端中显示字符
  • 仿真结果不正确。

当打开仿真优化时,可以在Mentor Graphic Modelsim SE和Synopsys VCS仿真软件中观察到此问题。

Nios II数据高速缓冲存储器的仿真模型在打开仿真优化时显示出不同的行为,这导致了所描述的问题。

在Nios II处理器针对Stratix III / IV / V,Arria II / V和Cyclone III / IV / V器件系列的情况下,会出现此问题。

注意:此问题仅影响仿真。

解决/修复方法

要解决此问题:

  • 通过在仿真软件中使用–novopt标志来关闭仿真优化。
  • 将Nios II处理器数据高速缓存行大小设置为16或32字节。
请登录后发表评论

    没有回复内容