在JTAG EXTEST操作期间,某些MAX 7000AE器件输出不会驱动为高电平。这些器件的开漏能力是否会导致问题?-Altera-Intel社区-FPGA CPLD-ChipDebug

在JTAG EXTEST操作期间,某些MAX 7000AE器件输出不会驱动为高电平。这些器件的开漏能力是否会导致问题?

MAX MAXAE器件提供可选的漏极开路功能,允许设计人员逐个引脚选择开漏操作。

JTAG IEEE标准。 1149.1规定测试模式期间器件引脚特性(即输入或输出引脚的类型,漏极开路,电压电平)必须至少提供用户模式期间可用的功能。 MAX 700AE器件符合JTAG规范,能够在EXTEST期间驱动低电平和三态,这是用户模式操作选择漏极开路输出的引脚所需的。但是,它还提供了在EXTEST期间驱动高的能力,超过了最低规格。因此,EXTEST操作独立于当前编程到器件中的模式。

虽然MAX 7000S和MAX 7000A器件也符合JTAG规范,但EXTEST期间的漏极开路操作与MAX 7000AE器件不同。

有关更多信息,请参阅http://www.altera.com/support/kdb/rd02041999_8515.html
请登录后发表评论

    没有回复内容