某些器件系列的CPRI MegaCore功能的时序违规,速度等级和线速率-Altera-Intel社区-FPGA CPLD-ChipDebug

某些器件系列的CPRI MegaCore功能的时序违规,速度等级和线速率

CPRI MegaCore功能可能会出现时序违规,这些功能针对以下器件系列,速度等级和CPRI线路速率组合:

  • 针对Arria II GX速度等级I3器件的CPRI线路速率为6144 Mbps
  • 针对Cyclone IV GX速度等级I7或C7器件的CPRI线速率为3072 Mbps

在受影响的变体中,CPRI MegaCore功能中的TX PLD_PCS路径上的数据可能会丢失。

解决/修复方法

要避免此问题,请在编译之前将以下行添加到Quartus II项目设置文件( .qsf )中,将TX PCS时钟tx_clkout从外设或全局时钟降级为LAB时钟:

set_instance_assignment -name GLOBAL_SIGNAL OFF -to <variation>*tx_clkout*

此问题不会在CPRI MegaCore功能的未来版本中修复。

请登录后发表评论

    没有回复内容