MIG Virtex-6 DDR2 / DDR3  –  x4 RDIMM的映射不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

MIG Virtex-6 DDR2 / DDR3 – x4 RDIMM的映射不正确

描述

MIG为x4 RDIMM的dq-dqs映射生成线性地址方案,而在内存部分上这是非线性的。

在MIG v3.9中发现了这种差异,导致x4 RDIMM引脚分配不正确。

从MIG v3.91开始,在MIG GUI中添加了一个通知,告知用户当选择x4 RDIMM时,MIG不会根据内存部件数据表为x4 RDIMM分配引脚。

目前没有计划解决这个问题。只有x4 RDIMM受到影响。

要解决此问题,请手动修改RTL以正确定位模块。

表1-92已添加到Virtex-6 FPGA存储器接口解决方案用户指南中,以解释dq-dqs映射的差异,此表可用作x4 RDIMM引脚映射示例。

请登录后发表评论

    没有回复内容