MIG 7系列v1.4 RLDRAM II  – 在RTL中关闭DEBUG_PORT时综合失败-Altera-Intel社区-FPGA CPLD-ChipDebug