MIG 7系列v1.1  – 存储器接口不应跨越高范围(HR)和高性能(HP)组-Altera-Intel论坛-FPGA CPLD-ChipDebug