LatticeECP3提供输入和输出LVDS缓冲器。
LatticeECP3器件包括所有存储区中的差分接收器。
左右两侧有内部差分端接，包括存储体2,3,6和7（存储体3和6确实包围器件的底角）。这就是说，包括差分终端的输入可以由用户编程以利用终端。 LatticeECP3包括80,100和120欧姆可编程电阻，以匹配系统传输线。典型的LVDS应用需要100欧姆差分端接。不包括片内终端的输入（如Bank 1中的输入）可以通过片外外部终端电阻端接，该电阻靠近P和N引脚之间的器件放置。
所有差分输入均符合数据表（DS1021）中公布的带内部或外部终端的性能规范。
LatticeECP3确实提供
如上所述，这些输出也位于设备的右侧和左侧。。但是，右侧和左侧有一部分可用引脚可用作“True-LVDS”输出。 。“True-LVDS”输出驱动器符合数据表（DS1021）中公布的交流和直流性能规范。。设计人员可以通过参考可用的引脚输出表来确定右侧和左侧的哪些输出支持true-lvds
。www.latticesemi.com
。。。引脚输出表突出显示了每个器件和封装产品可用的“True-LVDS”输出。
。需要更多LVDS输出对的用户可以通过可用的“True-lvds”支持，可以使用其他可用的差分输出对和外部电阻偏置。。这种偏置技术是已知的 – 因为DS1021中详细说明了“仿真”。。仿真LVDS（LVDS25E）输出采用靠近器件输出的源极串联和并联电阻终端构成。。这些电阻衰减来自差分LVCMOS输出驱动器的信号，并根据LVDS规范的要求为传输线提供匹配的源阻抗。 。LVDS25E输出的使用将满足LVCMOS25输出的交流性能和LVDS的直流规范。。用户应了解使用LVDS25E（仿真LVDS）输出的交流性能差异。
。参考
。LatticeECP3器件数据表 – DS1021
。LatticeECP3 sysIO使用指南 – TN1177
没有回复内容