错误（10476）：.vhd（）处的VHDL错误：标识符“reconfig_clk”/“reconfig_reset”的类型与其作为“std_logic_vector”类型的用法不一致
如果您在Arria®10设计的Quartus®PrimeStandard / Pro版本17.0中执行IP升级，您可能会看到此错误，该设计包括一个静态VHDL包装器，该包装器实例化了启用了收发器动态重配置接口的JESD204B IP内核。
这是由于reconfig_clk中的端口类型更改以及从标量std_logic到数组std_logic_vector的reconfig_reset端口。
此问题不会影响具有实例化JESD204B IP的Verilog包装器的设计。
解决/修复方法
要解决此问题，请将VHDL包装中的标量reconfig_clk和reconfig_reset映射到JESD204B IP内核的数组reconfig_clk（0）和reconfig_reset（0）。
示例：
改变之前：
港口映射（
reconfig_clk => reconfig_clk，
reconfig_reset => reconfig_reset，
reconfig_avmm_address => reconfig_avmm_address，
reconfig_avmm_read => reconfig_avmm_read，
reconfig_avmm_readdata => reconfig_avmm_readdata，
reconfig_avmm_waitrequest => reconfig_avmm_waitrequest，
reconfig_avmm_write => reconfig_avmm_write，
reconfig_avmm_writedata => reconfig_avmm_writedata，
…
改变后：
港口映射（
reconfig_clk（0）=> reconfig_clk，
reconfig_reset（0）=> reconfig_reset，
reconfig_avmm_address => reconfig_avmm_address，
reconfig_avmm_read => reconfig_avmm_read，
reconfig_avmm_readdata => reconfig_avmm_readdata，
reconfig_avmm_waitrequest => reconfig_avmm_waitrequest，
reconfig_avmm_write => reconfig_avmm_write，
reconfig_avmm_writedata => reconfig_avmm_writedata，
…
计划在Quartus Prime软件的未来版本中修复此问题。
没有回复内容