为什么PCI Express的硬IP保持dl_up断言,并在处于禁用状态时传输错误的TS1有序集?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么PCI Express的硬IP保持dl_up断言,并在处于禁用状态时传输错误的TS1有序集?

由于Arria®10中PCI Express * IP内核的硬IP问题,在处于Disabled LTSSM状态时,内核不会置低dl_up信号。此外,当进入禁用状态时,核心不发送预期的EIOS / Electrical Idle有序集。

解决/修复方法

您应该使用LTSSM 禁用状态限定dl_up ,并忽略处于禁用状态的dl_up(即,在处于Disabled状态时将dl_up置为无效)。

对于不正确的有序集,没有解决方法。该行为可能导致链接伙伴退出禁用状态并返回到“检测”状态。

未来任何Quartus®Prime软件版本都不会修复这些问题。

请登录后发表评论

    没有回复内容