为什么PCIe HIP中的配置空间寄存器0x24到0x2C不可访问？

6年前发布

160

由于Quartus®Prime软件存在问题，Stratix®V，Arria®V和Cyclone®V器件的根端口模式PCI Express *硬IP（PCIe * HIP）的配置寄存器0x24,0x28和0x2C不是写。所有0都将从这些寄存器返回。
0x24：Prefetchable Memory Base / Limit
0x28：Prefetchable Memory Base Upper 32 Bits
0x2C：Prefetchable Memory Limit Upper 32 Bits

解决/修复方法

使用文本编辑器打开<Qsys file> / synthesis / <Qsys file> .v文件。
将’.prefetchable_mem_window_addr_width_hwtcl（0）’更改为’.prefetchable_mem_window_addr_width_hwtcl（1）’。
关闭编辑器，编译Quartus项目。

＃注意此问题仅适用于根端口配置。端点将这些寄存器位置用于BAR5，保留和子系统器件ID /供应商ID。这些是由主机编程的，用户应用程序不应该尝试编程这些寄存器。在端点配置中，期望从这些寄存器读取全0。

此问题计划在Quartus Prime Pro Edition软件的未来版本中修复。