错误（20181）IOPLL的permit_cal输入未正确连接。-Altera-Intel社区-FPGA CPLD-ChipDebug

错误（20181）IOPLL的permit_cal输入未正确连接。

Altera_wiki等级-LV1-ChipDebug6年前发布
140

在英特尔®Quartus®PrimePro Edition软件版本18.0 Update 1中，在编译具有级联PLL的IntelStratix®10设计时，您可能会看到此错误消息。此错误消息是版本18.0 Update 1中的新消息，是新合法性检查的结果，以防止在上游PLL校准失败时校准下游PLL。

错误（20181）IOPLL <下游PLL>的permit_cal输入未正确连接。下游IOPLL <下游PLL>的permit_cal端口应使用IOPLL IP参数编辑器导出，并连接到上游IOPLL <上游PLL>的锁定输出

FPGAFPGA-CPLDIntel/AlteraSoCs
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面