在Quartus®PrimeSoftware Pro / Standard Edition 16.0 / 16.1版的VCSMX Simulation中，您可能会看到错误的结果’xxxxxxxxx’用于ALTERA_FP_FUNCTION IP。
这是由于在生成器件编译库时过滤掉了verilog“ncrypt”文件。
除VCSMX之外的其他仿真器不会影响此问题。
解决/修复方法
要解决此问题，请将所有* ncrypt *文件添加到仿真脚本中。
vlogan + v2k $ USER_DEFINED_VERILOG_COMPILE_OPTIONS $ USER_DEFINED_COMPILE_OPTIONS“$ QUARTUS_INSTALL_DIR / eda / sim_lib / synopsys / twentynm_atoms_ncrypt.v”-work twentynm
vlogan + v2k $ USER_DEFINED_VERILOG_COMPILE_OPTIONS $ USER_DEFINED_COMPILE_OPTIONS“$ QUARTUS_INSTALL_DIR / eda / sim_lib / synopsys / twentynm_hssi_atoms_ncrypt.v”-work twentynm_hssi
vlogan + v2k $ USER_DEFINED_VERILOG_COMPILE_OPTIONS $ USER_DEFINED_COMPILE_OPTIONS“$ QUARTUS_INSTALL_DIR / eda / sim_lib / synopsys / twentynm_hip_atoms_ncrypt.v”-work twentynm_hip
计划在Quartus®Prime软件的更高版本中修复此问题。
没有回复内容