当我的设计分区包含Arria 10 Transceiver时,为什么会出现编译错误?-Altera-Intel社区-FPGA CPLD-ChipDebug

当我的设计分区包含Arria 10 Transceiver时,为什么会出现编译错误?

在Quartus Prime标准版软件中,当您的设计分区包含Arria®10收发器PHY和/或收发器PLL时,您可能会看到错误。

Quartus Prime标准版软件不支持Arria 10收发器PHY和/或收发器PLL的分区。排除Arria 10收发器PHY或收发器PLL 在创建分区之前从设计块中。

请登录后发表评论

    没有回复内容