如果在LOCK信号变为高电平/有效之后PLL失锁,LOCK信号是否变为低电平表示PLL已失锁?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug