如果在LOCK信号变为高电平/有效之后PLL失锁,LOCK信号是否变为低电平表示PLL已失锁?lattice_wiki6年前发布170该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAlatticeRouting莱迪思
没有回复内容