当我为ALERT#引脚放置选择“自动选择位置”时,为什么我的Arria 10 DDR4设计无法在fitter中进行编译?-Altera-Intel社区-FPGA CPLD-ChipDebug

当我为ALERT#引脚放置选择“自动选择位置”时,为什么我的Arria 10 DDR4设计无法在fitter中进行编译?

如果在Arria®10DDR4 IP Editor的Memory Topology / Topology选项卡中选择了“Automatically select a location”选项,则IP将自动为mem_alert_n信号选择引脚分配。如果选择此选项并且存在应用于mem_alert_n引脚的冲突位置约束,则在编译期间将导致更正错误。

fitter错误将包括以下消息:

错误(14566):由于与现有约束(1个引脚)冲突,Fitter无法放置1个外围组件。

错误(15307):由于非法或冲突的分配,无法将项目分配应用于设计。请参阅其他消息以获取纠正措施。

解决/修复方法

如果选择使用“自动选择位置”选项,请删除.QSF文件中mem_alert_n信号的所有位置分配和约束。英特尔FPGA建议通过选择“带地址/命令引脚的I / O通道”选项,手动将mem_alert_n信号放入地址/命令库以获得最佳时序余量。

请登录后发表评论

    没有回复内容