将PCIe设计从StratixIV迁移到StratixV有什么区别?-Altera-Intel社区-FPGA CPLD-ChipDebug

将PCIe设计从StratixIV迁移到StratixV有什么区别?

该IP编译器的PCI Express®用户指南组信号的图5-2分成几类。下面列出各类别,并且如果每个类别内的信号已被添加,移除或迁移到STRATIX®V器件时改变。

  

组件特定:没有直接映射,此分组中的信号已被更改或删除。

 

复位和链接训练:无需直接映射复位信号。添加或删除了与此类别中的重置相关的一些信号。此外,复位信号定义可能已更改。

 

重配置块:StratixV器件中不存在此接口。

 

收发器控制:仅保留reconfig_fromgxb和reconfig_togxb等效信号。这两个信号已重命名为reconfig_fromxcvr和reconfig_toxrvr。

 

配置(事务层配置):此接口的行为与hpg_ctrler的定义略有不同。

 

仅限PIPE接口仿真:

非8位PIPE信号:已重命名时钟信号并添加了其他信号。

 

测试接口:此接口上可用的映射和位已更改。

 

有关每个信号类别中各个信号的完整说明,请参阅以下用户指南:

PCI Express用户指南的IP编译器

StratixV硬IP用于PCI Express用户指南

请登录后发表评论

    没有回复内容