一旦我将PLL分频器设置为特定频率,我可以更改输入频率并仍然实现锁定吗?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug