此问题会影响DDR2,DDR3和LPDDR2产品。
对于在Cyclone V SoC器件上使用ARM处理器的硬核存储器接口,TimeQuest中的报告DDR可能会报告错误的时序故障。可以忽略后同步时序分析或DQS与CK时序分析中的定时失败的这种报告。
此问题不适用于FPGA中的硬存储器接口或软存储器接口。
解决/修复方法
此问题的解决方法是忽略报告的计时故障。
此问题将在以后的版本中修复。
此问题会影响DDR2,DDR3和LPDDR2产品。
对于在Cyclone V SoC器件上使用ARM处理器的硬核存储器接口,TimeQuest中的报告DDR可能会报告错误的时序故障。可以忽略后同步时序分析或DQS与CK时序分析中的定时失败的这种报告。
此问题不适用于FPGA中的硬存储器接口或软存储器接口。
此问题的解决方法是忽略报告的计时故障。
此问题将在以后的版本中修复。
没有回复内容