对于具有2个芯片选择的接口,Arria V和Cyclone V硬核存储控制器选项可能无法正常工作-Altera-Intel社区-FPGA CPLD-ChipDebug

对于具有2个芯片选择的接口,Arria V和Cyclone V硬核存储控制器选项可能无法正常工作

此问题会影响DDR2和DDR3,LPDDR2,QDR II和RLDRAM II产品。

在Arria V和Cyclone V器件上,用户刷新,自刷新或深度掉电的硬核存储器控制器选项可能无法正常用于具有两个芯片选择的接口。此问题可能导致仿真挂起,并且在某些情况下可能导致硬件故障。

解决/修复方法

此问题的解决方法是编辑RTL文件altera_mem_if_hard_memory_controller_top_arriav.sv (对于Arria V设计)或altera_mem_if_hard_memory_controller_top_cyclonev.sv (对于Cyclone V设计),并更改以下行:

.localrefreshchip ( local_refresh_chip ), .localdeeppowerdnreq ( local_deep_powerdn_req ), .localdeeppowerdnchip ( local_deep_powerdn_chip ), .localselfrfshreq ( local_self_rfsh_req ), .localselfrfshchip ( local_self_rfsh_chip ),

至:

.localrefreshchip ( local_refresh_chip_wire ), .localdeeppowerdnreq ( local_deep_powerdn_req ), .localdeeppowerdnchip ( local_deep_powerdn_chip_wire ), .localselfrfshreq ( local_self_rfsh_req ), .localselfrfshchip ( local_self_rfsh_chip_wire ),

此问题将在以后的版本中修复。

请登录后发表评论

    没有回复内容