使用Quartus II软件9.0的仿真模型来仿真DPA校准功能是否有任何问题?-Altera-Intel社区-FPGA CPLD-ChipDebug

使用Quartus II软件9.0的仿真模型来仿真DPA校准功能是否有任何问题?

是的,Quartus®II9.0软件和所有后续服务包中的Stratix®III和Stratix IV器件仿真模型中的DPA校准功能存在问题。

您将找到RTL仿真,dpa_pll_cal_busy信号始终保持高电平,dpa_locked信号始终保持低电平。

正确的行为是dpa_pll_cal_busy在校准期间为高,在dpa锁定时为低。这适用于门级仿真。

此问题将在Quartus II软件的未来版本中修复。

请登录后发表评论

    没有回复内容