为什么我的Cyclone V PCIe设计存在间歇性链接问题?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我的Cyclone V PCIe设计存在间歇性链接问题?

Quartus®II13.0sp1及更早版本的软件具有错误的接收器共模电压(Vcm)设置和Cyclone®VPCIExpress®硬核IP的接收器信号检测电压阈值(Vth)。   这可能导致PCIe®链路不链接列车或链接到最大车道宽度。

解决/修复方法

1)      将以下INI变量添加到quartus.ini文件中以启用Vcm和Vth的手动QSF设置。

ignore_cv_sd_threshold_rule = on

ignore_cv_sd_vcm_sel_rule = on

2)      将此quartus.ini文件放在以下目录中:

<working_directory的> /

3)      通过添加以下QSF分配将Vcm设置为0.65V:

set_instance_assignment -name XCVR_RX_COMMON_MODE_VOLTAGE VTT_0P65V -to <your_rx_pin_names>

4)      设置Vth。

         如果VCCR / VCCT_GXB为1.1V,则通过添加以下QSF分配将Vth设置为35mV:

set_instance_assignment -name XCVR_RX_SD_THRESHOLD 4 -to <your_rx_pin_names>

         如果VCCR / VCCT_GXB为1.2V,则通过添加以下QSF分配将Vth设置为30mV:

set_instance_assignment -name XCVR_RX_SD_THRESHOLD 3 -to <your_rx_pin_names>

请登录后发表评论

    没有回复内容