错误:无法读取文件“_phy_ddr_timing.tcl”:执行“source”时没有这样的文件或目录_phy_ddr_timing.tcl“(文件”/ _phy_ddr_timing.sdc“第33行)-Altera-Intel社区-FPGA CPLD-ChipDebug

错误:无法读取文件“_phy_ddr_timing.tcl”:执行“source”时没有这样的文件或目录_phy_ddr_timing.tcl“(文件”/ _phy_ddr_timing.sdc“第33行)

在Quartus®II软件9.1和9.1SP1版本中,sdc脚本 如果ALriaMEMPHY的IP文件或Arria®IIGX和Stratix®IV器件中的DDR2和DDR3 SDRAM接口的高性能控制器不在项目顶层,则无法在编译期间获取“<variation_name> _phy_ddr_timing.tcl”文件目录。

 

解决方法是 在顶级项目目录中 放置<variation_name> _phy_ddr_timing.tcl的副本

要使TimeQuest Report DDR命令起作用,还要将这些tcl文件的副本放在顶级项目目录中:

1. <variation_name> _phy_ddr_pins.tcl

2. <variation_name> _phy_report_timing.tcl

3. <variation_name> _ phy_report_timing_core.tcl

如果重新生成IP,则需要再次复制tcl文件。 预计此问题将在Quartus II软件的更高版本中修复。

请登录后发表评论

    没有回复内容