如何从LatticeECP2 / M器件中的主IO（PIO）实现边沿时钟路由？

您需要在专用站点中找到支持直接访问边缘时钟脊的输入缓冲区。

这适用于为IDDR / ODDR等特殊元件以及CLKDIV模块提供时钟的PIO。

通常，您需要在输入缓冲区时钟输出上指定EDGE首选项：

使用EDGE NET“clkin”;

如果输入缓冲区不在边沿时钟专用位置，则PAR中将显示以下警告（例如，LFE2M50E-5F484C设备和IO缓冲区位于N21位置）：

警告 – 参数：边沿时钟信号“clkin” – 其PIO驱动程序comp“clkinbuf”位于现场“N21 / PR54A”：不会直接连接边沿时钟资源，因此必须使用一般路由。

相反，您应该在专用站点上找到clkinbuf缓冲区以进行eclk路由。。对于上面的例子，H21和J21就是这样的站点。。这将导致输入时钟网络干净地连接到一个边缘时钟脊柱。