Stratix IV,Arria II和Cyclone IV器件上未使用的收发器发送引脚的状态是什么?-Altera-Intel社区-FPGA CPLD-ChipDebug