为什么HPS SDRAM无法在我的单核SOC FPGA上进行校准?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么HPS SDRAM无法在我的单核SOC FPGA上进行校准?

解决/修复方法

要解决此问题,请按照以下步骤操作:

  1. 制作Quartus II和Qsys项目的副本,并针对您正在使用的SOC FPGA的双核变体
  2. 编译你的双核Quartus II项目
  3. 使用bsp-editor创建基于双核Quartus II项目的新BSP,但不要运行make
  4. 将以下文件从双核Preloader BSP复制到单核BSP预加载器中
    spl_ <bsp name> /generated/Iocsr_config_cyclone5.c
  5. 清洁并制作您的单核Preloader:制作干净的制作
  6. 可选:检查<Single-core BSP> /uboot-socfpga/board/altera/socfpga/iocsr_config_cyclone5.h是否与双核预加载器BSP中的iocsr_config_cyclone5.h文件匹配

计划在Quartus II软件的未来版本中解决此问题。

请登录后发表评论

    没有回复内容