为什么在使用Native PHY时,我会在时钟信号ck90_pd上看到TimeQuest Timing Analyzer中报告的脉冲宽度违规?-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容