基于QDRII SRAM UniPHY的接口是否支持或需要设置并保持降低转换速率，如基于DDR2 SDRAM或DDR3 SDRAM UniPHY的控制器IP？-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面