spl.c:427:4:错误:’rst_mgr_status’未声明(首次在此函数中使用)-Altera-Intel社区-FPGA CPLD-ChipDebug

spl.c:427:4:错误:’rst_mgr_status’未声明(首次在此函数中使用)

如果禁用WARMRST_SKIP_CFGIO,则在SoC EDS软件版本15.0.1中编译Cyclone®VSOC或Arria®VSOC的软件预加载器(SPL)时可能会出现此错误。

解决/修复方法

要在SoC EDS 15.0.1中解决此问题,请启用WARMRST_SKIP_CFGIO,或按照以下步骤操作:

  1. 在BSP-Editor GUI的高级部分为SPL BSP启用“CONFIG_HPS_RESET_WARMRST_HANDSHAKE_SDRAM”
  2. 重新生成BSP
  3. 重新编译SPL:在生成的SPL目录中运行make cleanmake

计划在未来版本的SoC EDS软件中修复此问题。

请登录后发表评论

    没有回复内容