如何在不重置PLL或SERDES组件的情况下重置PCI Express的硬IP?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何在不重置PLL或SERDES组件的情况下重置PCI Express的硬IP?

在某些情况下,您可能需要重置用于PCIExpress®IP内核的Altera®硬IP的配置空间和数据路径部分,而无需重置PLL或SERDES组件。 pin_perstnpor信号复位硬IP,PLL和SERDES组件。

解决/修复方法

请参阅Cyclone®V,Stratix®V或Arria®V硬核IP用户指南中的复位控制器框图 ,或Arria 10硬核IP用户指南中的Arria 10器件中复位控制器

例如: http//www.altera.com/literature/ug/ug_s5_pcie_avst.pdf#page=143

复位控制器驱动altpcie_ <dev> _hip_256_pipen1b.v模块内的第一个 (状态机复位)和第一个 (配置空间复位)信号。您必须将用户定义的复位信号与这些信号进行OR运算 。每次重新生成IP内核时,都必须重复此手动更改。

用户定义的重置必须是级别敏感的并且与pld_clk同步。

第一个和第一个必须断言并取消激活 。您必须使用用户定义的重置对两个信号进行OR运算

请登录后发表评论

    没有回复内容