错误（10232）：bitec_dp_rx_ss_audio.v（420）处的Verilog HDL错误：索引64不能落在向量“fifo_data_x2chan_mux”的声明范围[63：0]之外-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面