为什么我的基于UniPHY的DDR3控制器IP忽略了| s0 | rst_controller | alt_rst_sync_uq1 | reset_out的全局信号分配？
运行基于UniPHY的DDR3 IP pin_assignments.tcl脚本并编译项目后，Quartus®II软件Ignored Assignments Fitter报告错误地显示了对重置信号<instance_name> | s0 | rst_controller | alt_rst_sync_uq1 | reset_out的全局信号分配。
解决/修复方法
忽略全局分配是由于遗留代码分配，可以忽略。计划在未来版本的Quartus II软件中修复。
没有回复内容