为什么在仿真中切换引脚PERST后，Gen3配置中用于PCI Express的Stratix V硬IP无法连接到L0？

当仿真Stratix®V和Arria®VGZ硬核为PCIExpress®作为端点时，如果在连接到Gen3 L0后硬核复位，则PCIe硬IP可能会停留在Speed.Recovery。这是仿真模型中的已知问题，对硬件没有影响。