为什么有些DDR4信号在TimeQuest中不受约束?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么有些DDR4信号在TimeQuest中不受约束?

您可能会在TimeQuest中看到以下信号显示为无约束的输入和输出端口:

mem_alert_n

mem_dbi_n

mem_ck / mem_ck_n

mem_dqs_n

这些信号应该具有错误的路径分配。

解决/修复方法

将以下分配添加到FALSE PATH CONSTRAINTS部分下的DDR4 SDC文件中:

set_false_path -from [get_ports {* alert_n *}]

此问题将在Quartus®II软件的未来版本中修复。

请登录后发表评论

    没有回复内容